下沙论坛

 找回密码
 注册论坛(EC通行证)

用新浪微博连接

一步搞定

QQ登录

QQ登录

下沙大学生网QQ群8(千人群)
群号:6490324 ,验证:下沙大学生网。
用手机发布本地信息严禁群发,各种宣传贴请发表在下沙信息版块有问必答,欢迎提问 提升会员等级,助你宣传
新会员必读 大学生的论坛下沙新生必读下沙币获得方法及使用
查看: 4604|回复: 4
打印 上一主题 下一主题

好东东~~~~~~

[复制链接]

该用户从未签到

跳转到指定楼层
1
发表于 2003-3-18 19:44:00 | 显示全部楼层 回帖奖励 |倒序浏览 |阅读模式
  W8 d5 B$ c% K4 I: x/ g* ^
一、CPU技术术语- S4 g3 T' c% v) o# ?8 {
??以下列出和CPU有关的技术术语,安第一个字母的顺序排列: % \) m$ A- R! V7 G
 3DNow!(3D no waiting):AMD公司开发的SIMD指令集,共有27条指令,可以增强浮点和多媒体运算的速度,针对MMX指令集没有加强浮点处理能力的弱点,重点提高了AMD公司K6系列CPU对3D图形的处理能力,但由于指令有限,该指令集主要应用于3D游戏,而对其他商业图形应用处理支持不足。
0 n* q6 Y0 R- e3 l3 F" E  ALU(Arithmetic Logic Unit,算术逻辑单元):在处理器之中用于计算的那一部分,与其同级的有数据传输单元和分支单元。( E4 i  q. M! k. ]2 h$ c
  BGA(Ball Grid Array,球状矩阵排列):一种芯片封装形式。
1 v  u' a" r) x- T- n, c  BHT(branch prediction table,分支预测表):处理器用于决定分支行动方向的数值表。
, Y0 V3 G, I1 W, M7 E4 r, V6 k  BPU(Branch Processing Unit,分支处理单元):CPU中用来做分支处理的那一个区域。
4 z% U' l8 k" @6 p, K5 c  Brach Pediction(分支预测):从P5时代开始的一种先进的数据处理方法,由CPU来判断程序分支的进行方向,能够更快运算速度。% a  L- _) e# u9 @" T
  CMOS(Complementary Metal Oxide Semiconductor,互补金属氧化物半导体):它是一类特殊的芯片,最常见的用途是主板的BIOS(Basic Input/Output System,基本输入/输出系统)。      CISC(Complex Instruction Set Computing,复杂指令集计算机):相对于RISC而言,它的指令位数较长,所以称为复杂指令。如:x86指令长度为87位。5 Z9 s$ D4 J- f
 COB(Cache on board,板上集成缓存):在处理器卡上集成的缓存,通常指的是二级缓存,例:奔腾II
2 a& M; _  j/ [  COD(Cache on Die,芯片内集成缓存):在处理器芯片内部集成的缓存,通常指的是二级缓存.
7 Q# d! i5 i' S: ?+ T  CPGA(Ceramic Pin Grid Array,陶瓷针型栅格阵列):一种芯片封装形式。
/ P8 O' B# M6 K. m7 b  CPU(Center Processing Unit,中央处理器):计算机系统的大脑,用于控制和管理整个机器的运作,并执行计算任务。) _, d9 f5 D. K# g/ t$ v# d0 J
  Data Forwarding(数据前送):CPU在一个时钟周期内,把一个单元的输出值内容拷贝到另一个单元的输入值中。" t' G) V% A, Q" i. n
  Decode(指令解码):由于X86指令的长度不一致,必须用一个单元进行“翻译”,真正的内核按翻译后要求来工作。
2 ~: O0 g; v4 G( k  EC(Embedded Controller,嵌入式控制器):在一组特定系统中,新增到固定位置,完成一定任务的控制装置就称为嵌入式控制器。, F1 N0 _, y. z) ?$ L0 [9 U, y
  Embedded Chips(嵌入式):一种特殊用途的CPU,通常放在非计算机系统,如:家用电器。9 b! d- M3 `) J( d
  EPIC(explicitly parallel instruction code,并行指令代码):英特尔的64位芯片架构,本身不能执行x86指令,但能通过译码器来兼容旧有的x86指令,只是运算速度比真正的32位芯片有所下降。
! f4 u1 W+ |4 E8 {/ N7 m% A  FADD(Floationg Point Addition,浮点加)
/ p: F* d* ^& w$ S5 ]6 J  FCPGA(Flip Chip Pin Grid Array,反转芯片针脚栅格阵列):一种芯片封装形式,例:奔腾III 370。# ^" j+ U. {  m7 l2 w
  FDIV(Floationg Point Divide,浮点除)3 O6 W* O; N* `; S$ G
  FEMMS(Fast Entry/Exit Multimedia State,快速进入/退出多媒体状态):在多能奔腾之中,MMX和浮点单元是不能同时运行的。新的芯片加快了两者之间的切换,这就是FEMMS。$ k0 q4 e( v; X( C- b7 x5 N2 |! N/ }
  FFT(fast Fourier transform,快速热欧姆转换):一种复杂的算法,可以测试CPU的浮点能力。/ Z! c/ D9 O0 \2 h; p
  FID(FID:Frequency identify,频率鉴别号码):奔腾III通过ID号来检查CPU频率的方法,能够有效防止Remark。
! U+ j# d5 E4 ?  FIFO(First Input First Output,先入先出队列):这是一种传统的按序执行方法,先进入的指令先完成并引退,跟着才执行第二条指令。9 T3 s  R( f  a
  FLOP(Floating Point Operations Per Second,浮点操作/秒):计算CPU浮点能力的一个单位。
5 V: T$ o/ r2 w  FMUL(Floationg Point Multiplication,浮点乘)
0 `; Z7 y; J8 Z  [$ _- |8 ?  FPU(Float Point Unit,浮点运算单元):FPU是专用于浮点运算的处理器,以前的FPU是一种单独芯片,在486之后,英特尔把FPU与集成在CPU之内。5 f8 P8 z6 I; J
  FSUB(Floationg Point Subtraction,浮点减)
' i! Y3 [: f* t9 B6 v$ p. p2 Z  HL-PBGA(表面黏著、高耐热、轻薄型塑胶球状矩阵封装):一种芯片封装形式。
0 A' y7 @  o% |. ~3 O+ i  IA(Intel Architecture,英特尔架构):英特尔公司开发的x86芯片结构。IA是英语“英特尔体系/Intel Architecture”的缩写。这是因为目前使用的CPU以Intel公司的X86序列产品为主,所以人们将Intel生产的CPU统称为英特尔体系(IA)CPU。由于其它公司如AMD等公司生产的CPU基本上能在软、硬件方面与Intel的CPU兼容,所以人们通常也将这部分CPU列入IA系列。由于目前使用的CPU都是32位的,所以又被列为IA-32。而IA-64就是Intel下一步将推出的64位CPU,但其物理结构和工作机理与目前的X86序列的IA-32CPU完全不同。* q  L' ]# q" t$ D5 C( k
  ID(identify,鉴别号码):用于判断不同芯片的识别代码。8 D# _4 a  @$ H  D6 p2 y+ q; _9 j
  IMM(Intel Mobile Module, 英特尔移动模块):英特尔开发用于笔记本电脑的处理器模块,集成了CPU和其它控制设备。4 b/ s4 c3 Z8 f- v; ~
 Instructions Cache(指令缓存):由于系统主内存的速度较慢,当CPU读取指令的时候,会导致CPU停下来等待内存传输的情况。指令缓存就是在主内存与CPU之间增加一个快速的存储区域,即使CPU未要求到指令,主内存也会自动把指令预先送到指令缓存,当CPU要求到指令时,可以直接从指令缓存中读出,无须再存取主内存,减少了CPU的等待时间。/ u5 u7 R- D, D5 N- g" \
  Instruction Coloring(指令分类):一种制造预测执行指令的技术,一旦预测判断被相应的指令决定以后,处理器就会相同的指令处理同类的判断。
# k0 n2 b6 z' M4 j  Instruction Issue(指令发送):它是第一个CPU管道,用于接收内存送到的指令,并把它发到执行单元。) f$ P$ B' n( M; t- _9 J- S) U
  IPC(Instructions Per Clock Cycle,指令/时钟周期):表示在一个时钟周期用可以完成的指令数目。
: R& F) I2 E& G; F7 C$ Q/ k7 G1 H  KNI(Katmai New Instructions,Katmai新指令集,即SSE)8 {5 X; v7 D  _' w& _, T
  Latency(潜伏期):从字面上了解其含义是比较困难的,实际上,它表示完全执行一个指令所需的时钟周期,潜伏期越少越好。严格来说,潜伏期包括一个指令从接收到发送的全过程。现今的大多数x86指令都需要约5个时钟周期,但这些周期之中有部分是与其它指令交迭在一起的(并行处理),因此CPU制造商宣传的潜伏期要比实际的时间长。 , g0 x, Y  F1 d8 f9 `  _0 K! |
LDT(Lightning Data Transport,闪电数据传输总线):K8采用的新型数据总线,外频在200MHz以上。6 Z. e6 Q2 l% A+ r) Y: u5 A/ B/ U
  MMX(MultiMedia Extensions,多媒体扩展指令集):英特尔开发的最早期SIMD指令集,可以增强浮点和多媒体运算的速度。MMX是英语“多媒体指令集”的缩写。共有57条指令,是Intel公司第一次对自1985年就定型的X86指令集进行的扩展。MMX主要用于增强CPU对多媒体信息的处理,提高CPU处理3D图形、视频和音频信息能力。但由于只对整数运算进行了优化而没有加强浮点方面的运算能力。所以在3D图形日趋广泛,因特网3D网页应用日趋增多的情况下,MMX业已心有余而力不足了。. u5 S1 H7 x# P; b) R' Q1 F
  MFLOPS(Million Floationg Point/Second,每秒百万个浮点操作):计算CPU浮点能力的一个单位,以百万条指令为基准。8 ^8 k5 J- b/ j1 F. [
  NI(Non-Intel,非英特尔架构):除了英特尔之外,还有许多其它生产兼容x86体系的厂商,由于专利权的问题,它们的产品和英特尔系不一样,但仍然能运行x86指令。
/ a6 @6 J- V% F2 ~- y0 H! \  OLGA(Organic Land Grid Array,基板栅格阵列):一种芯片封装形式。
: w$ w3 `. C8 d* q  OoO(Out of Order,乱序执行):Post-RISC芯片的特性之一,能够不按照程序提供的顺序完成计算任务,是一种加快处理器运算速度的架构。% G9 }' A8 C4 m, J7 o4 w3 Q
  PGA(Pin-Grid Array,引脚网格阵列):一种芯片封装形式,缺点是耗电量大。/ g- }/ _9 A- a3 N- k( t
  Post-RISC:一种新型的处理器架构,它的内核是RISC,而外围是CISC,结合了两种架构的优点,拥有预测执行、处理器重命名等先进特性。
) p0 Z0 W. j' s0 Q7 L: ~  S  PSN(Processor Serial numbers,处理器序列号):标识处理器特性的一组号码,包括主频、生产日期、生产编号等。
$ v2 G$ C7 K: p2 ^" u+ z  PIB(Processor In a Box,盒装处理器): CPU厂商正式在市面上发售的产品,通常要比OEM(Original Equipment Manufacturer,原始设备制造商)厂商流通到市场的散装芯片贵,但只有PIB拥有厂商正式的保修权利。; k' s2 y9 d3 I2 f2 i; Q& I
  PPGA(Plastic Pin Grid Array,塑胶针状矩阵封装):一种芯片封装形式,缺点是耗电量大。
" g7 w/ L$ X  S; U$ C, K  PQFP(Plastic Quad Flat Package,塑料方块平面封装):一种芯片封装形式。
( a  n5 ?6 [% J8 k( G  RAW(Read after Write,写后读):这是CPU乱序执行造成的错误,即在必要条件未成立之前,已经先写下结论,导致最终结果出错。
2 O+ I/ Q; P6 v* F8 G  Register Contention(抢占寄存器):当寄存器的上一个写回任务未完成时,另一个指令征用此寄存器时出现的冲突. S" T" a' G* K
  Register Pressure(寄存器不足):软件算法执行时所需的寄存器数目受到限制。对于X86处理器来说,寄存器不足已经成为了它的最大特点,因此AMD才想在下一代芯片K8之中,增加寄存器的数量。9 Z( O+ y% J, H4 E5 a6 a- @
  Register Renaming(寄存器重命名):把一个指令的输出值重新定位到一个任意的内部寄存器。
% S$ b2 ^$ C) d$ l) A+ [$ P2 l8 v  Remark(芯片频率重标识):芯片制造商为了方便自己的产品定级,把大部分CPU都设置为可以自由调节倍频和外频,它在同一批CPU中选出好的定为较高的一级,性能不足的定位较低的一级,这些都在工厂内部完成,是合法的频率定位方法。但出厂以后,经销商把低档的CPU超频后,贴上新的标签,当成高档CPU卖的非法频率定位则称为Remark。- D8 Y4 @, b* M: A3 m3 r
  Resource contention(资源冲突):当一个指令需要寄存器或管道时,它们被其它指令所用,处理器不能即时作出回应,这就是资源冲突。
: `' B0 Q( H6 ?  B3 _  Retirement(指令引退):当处理器执行过一条指令后,自动把它从调度进程中去掉。如果仅是指令完成,但仍留在调度进程中,亦不算是指令引退。% Z6 O8 P( l/ M
  RISC(Reduced Instruction Set Computing,精简指令集计算机):一种指令长度较短的计算机,其运行速度比CISC要快。/ V4 H# ?2 k! `
  SEC(Single Edge Connector,单边连接器):一种处理器的模块。7 g9 X: D- N+ n1 F! V, g( m2 }0 W0 j
  SIMD(Single Instruction Multiple Data,单指令多数据流):能够复制多个操作,并把它们打包在大型寄存器的一组指令集,例:SSE。
# z3 f/ o6 Y. m  SiO2F(Fluorided Silicon Oxide,二氧氟化硅):制造电子元件才需要用到的材料。
' B5 O$ b/ w) u* ]3 s0 N+ E  SOI(Silicon on insulator,绝缘体硅片)
$ ~% j0 ^" _1 ]4 y1 ^- U  SONC(System on a chip,系统集成芯片):在一个处理器中集成多种功能。+ C) y0 A9 i2 s
  SPEC(System Performance Evaluation Corporation,系统性能评估测试):测试系统总体性能的Benchmark。( K+ r# @6 K+ g8 M& Y% s6 j
  Speculative execution(预测执行):一个用于执行未明指令流的区域。当分支指令发出之后,传统处理器在未收到正确的反馈信息之前,是不能做任何工作的,而具有预测执行能力的新型处理器,可以估计即将执行的指令,采用预先计算的方法来加快整个处理过程。0 q6 W* f8 R% s* l. z( ^
  SQRT(Square Root Calculations,平方根计算):一种复杂的运算,可以考验CPU的浮点能力。/ c; G5 x8 y2 {, Z
  SSE(Streaming SIMD Extensions,单一指令多数据流扩展):英特尔开发的第二代SIMD指令集,有70条指令,可以增强浮点和多媒体运算的速度。SSE是英语“因特网数据流单指令序列扩展/internet Streaming SIMD Extensions”的缩写。它是Intel公司首次应用于Pentium Ⅲ中的。SSE实际就是原来传闻的MMX2后来又叫KNI(Katmai New Instruction),Katmai实际上也就是现在的Pentium Ⅲ,不但涵括了原MMX和3D Now!指令集中的所有功能,而且特别加强了SIMD浮点处理能力,另外还专门针对目前因特网的日益发展,加强了CPU处理3D网页和其它音、象信息技术处理的能力。
: d3 y8 W" K: ]  Superscalar(超标量体系结构):在同一时钟周期可以执行多条指令流的处理器架构。
* S% H7 i0 a; s, m+ \  TCP(Tape Carrier Package,薄膜封装):一种芯片封装形式,特点是发热小。! Z0 l% r: G5 L- k! B" c0 U3 c3 `) x
  Throughput(吞吐量):它包括两种含义:第一种:执行一条指令所需的最少时钟周期数,越少越好。执行的速度越快,下一条指令和它抢占资源的机率也越少。第二种:在一定时间内可以执行的最多指令数,当然是越大越好。; G1 i) F% C( z
  TLBs(Translate Look side Buffers,翻译旁视缓冲器):用于存储指令和输入/输出数值的区域。
% R- @& w, O: ?& a1 r! f/ N  VALU(Vector Arithmetic Logic Unit,向量算术逻辑单元):在处理器中用于向量运算的部分。
5 I) B2 I1 ]" x3 e2 K) W1 f3 h3 }, l7 u  VLIW(Very Long Instruction Word,超长指令字):一种非常长的指令组合,它把许多条指令连在一起,增加了运算的速度。
9 x& M% d' x3 I' v, b* W: M  VPU(Vector Permutate Unit,向量排列单元):在处理器中用于排列数据的部分。
) s7 I: L- ]4 `# M$ q/ q二、决定CPU性能技术指标
+ ?. W3 [9 ?/ Z/ P' d??下面就列出影响CPU性能的主要技术指标:
9 y3 l- J  a/ D0 @  1、主频,也就是CPU的时钟频率,英文全称是CPU Clock Speed,简单地说也就是CPU的工作频率。是CPU内核(整数和浮点运算器)电路的实际运行频率。一般说来,一个时钟周期完成的指令数是固定的,从理论上讲CPU的主频越高,它的速度也就越快。不过由于各种CPU的内部结构也不尽相同,所以并不能完全用主频来概括CPU的性能。在486DX2 CPU之前,CPU的主频与外频相等。从486DX2开始,基本上所有的CPU主频都等于“外频乘上倍频系数”了。 外频就是系统总线的工作频率;而倍频则是指CPU外频与主频相差的倍数。用公式表示就是:主频=外频×倍频。  [$ X" M- {. m; H( m3 l8 `
  从486DX2开始,由于CPU工作频率不断提高,而PC机的一些其他设备(如硬盘等)却受到工艺的限制,不能承受更高的频率,因此限制了CPU频率的进一步提高。因此,出现了倍频技术,该技术能够使CPU内部工作频率变为外部频率的倍数,从而通过提升倍频而达到提升主频的目的。因此在486以后我们接触到两个新的概念--外频与倍频。它们与主频之间的关系是外频X倍频=主频。一颗CPU的外频与我们常说的FSB(Front side bus,前端总线)频率是相同的,由于采用了特殊的技术,使前端总线能够在一个时钟周期内完成2次甚至4次传输,因此相当于将前端总线频率提升了好几倍。不过从外频与倍频的定义来看,它们的外频并未因此而发生改变。今天外频并未比当初提升多少,但是倍频技术今天已经发展到一个很高的阶段。以往的倍频都只能达到2-3倍,而现在的P4、雷鸟都已经达到了10倍以上,眼下的CPU倍频一般都已经在出厂前被锁定。
9 B1 s' O/ c9 @) F6 n3 Q3 b% r  分频技术就是通过主板的北桥芯片将CPU外频降低,然后再提供给硬盘等设备。早期的66MHz外频时代是PCI设备2分频,AGP设备不分频;后来的100MHz外频时代则是PCI设备3分频,AGP设备2/3分频(有些100MHz的北桥芯片也支持PCI设备4分频);目前的北桥芯片一般都支持133MHz外频,即PCI设备4分频、AGP设备2分频。总之,在标准外频(66MHz、100MHz、133MHz)下北桥芯片必须使PCI设备工作在33MHz,AGP设备工作在66MHz,才能说该芯片能正式支持该种外频。
# d+ x9 h2 H7 t" e  \  CPU超频其实就是通过提高外频或者倍频的手段来提高CPU主频从而提升整个系统的性能。从赛扬系列开始的,将赛扬CPU的66MHz外频提升到100MHz从而提升了CPU的主频。总的看来,超倍频比超外频更稳定,因为超倍频没有改变外频,也就不会影响到其他设备的正常运作;但是如果超外频,就可能遇到非标准外频如75MHz、83MHz、112MHz等,这些情况下由于分频技术的限制,致使其他设备都不能工作在正常的频率下,从而可能造成系统的不稳定,甚至出现硬盘数据丢失、严重的可能损坏。
; n/ i3 a( B8 J) x, x  2、内存总线速度或者叫系统总线速度,英文全称是Menory-Bus Speed。一般等同于CPU的外频。内存总线的速度对整个系统性能来说很重要,由于内存速度的发展滞后于CPU的发展速度,为了缓解内存带来的瓶颈,所以出现了二级缓存,来协调两者之间的差异,而内存总线速度就是指CPU与二级(L2)高速缓存和内存之间的工作频率。
6 q- m; X: M" O. O* `! i8 X' R3、L1高速缓存,也就是我们经常说的一级高速缓存。在CPU里面内置了高速缓存可以提高CPU的运行效率。内置的L1高速缓存的容量和结构对CPU的性能影响较大,不过高速缓冲存储器均由静态RAM组成,结构较复杂,在CPU管芯面积不能太大的情况下,L1级高速缓存的容量不可能做得太大。采用回写(Write Back)结构的高速缓存。它对读和写操作均有可提供缓存。而采用写通(Write-through)结构的高速缓存,仅对读操作有效。在486以上的计算机中基本采用了回写式高速缓存。在目前流行的处理器中,奔腾Ⅲ和Celeron处理器拥有32KB的L1高速缓存,奔腾4为8KB,而AMD的Duron和Athlon处理器的L1高速缓存高达128KB。 ' [2 @9 L2 `5 Q" s3 O
  4、L2高速缓存,指CPU第二层的高速缓存,第一个采用L2高速缓存的是奔腾 Pro处理器,它的L2高速缓存和CPU运行在相同频率下的,但成本昂贵,市场生命很短,所以其后奔腾 II的L2高速缓存运行在相当于CPU频率一半下的。接下来的Celeron处理器又使用了和CPU同速运行的L2高速缓存,现在流行的CPU,无论是AthlonXP和奔腾4,其L2高速缓存都是和CPU同速运行的。除了速度以外,L2高速缓存容量也会影响CPU的性能,原则是越大越好,现在家庭用CPU容量最大的是512KB,而服务器和工作站上用CPU的L2高速缓存更高达1MB-3MB。 " ?8 l9 N4 S8 m9 s6 s+ w
  5、流水线技术、超标量。超流水线(superpiplined)是指某型CPU内部的流水线超过通常的5~6步以上,例如Pentium pro的流水线就长达14步。将流水线设计的步(级)数越多,其完成一条指令的速度越快,因此才能适应工作主频更高的CPU。流水线(pipeline)是 Intel首次在486芯片中开始使用的。流水线的工作方式就象工业生产上的装配流水线。在CPU中由5~6个不同功能的电路单元组成一条指令处理流水线,然后将一条X86指令分成5~6步后再由这些电路单元分别执行,这样就能实现在一个CPU时钟周期完成一条指令,因此提高了CPU的运算速度。超标量是指在CPU中有一条以上的流水线,并且每时钟周期内可以完成一条以上的指令,这种设计就叫超标量技术。只有奔腾级以上CPU才具有这种超标量结构。现在的CPU越来越多的采用了RISC技术的超标量CPU。超标量(superscalar)# {4 z- D% y9 I. f  r6 |
  6、协处理器或者叫数学协处理器。在486以前的CPU里面,是没有内置协处理器的。由于协处理器主要的功能就是负责浮点运算,因此386、286、8088等等微机CPU的浮点运算性能都相当落后,自从486以后,CPU一般都内置了协处理器,协处理器的功能也不再局限于增强浮点运算。现在CPU的浮点单元(协处理器)往往对多媒体指令进行了优化。比如Intel的MMX技术,MMX是“多媒体扩展指令集”的缩写。MMX是Intel公司在1996年为增强奔腾 CPU在音像、图形和通信应用方面而采取的新技术。为CPU新增加57条MMX指令,把处理多媒体的能力提高了60%左右。现在的CPU已经普遍内置了这些多媒体指令集,例如现在奔腾4内置了SSE2指令集,而AthlonXP则内置增强型的3DNow!指令集。
; V* _- }/ r0 U' v) e- i. I  7、工作电压。英文全称Supply Voltage。工作电压指的也就是CPU正常工作所需的电压。早期CPU(386、486)由于工艺落后,它们的工作电压一般为5V(奔腾等是3.5V/3.3V/2.8V等),随着CPU的制造工艺与主频的提高,CPU的工作电压有逐步下降的趋势,Intel最新出品的Tualatin核心Celeron已经采用1.475V的工作电压了。低电压能解决耗电过大和发热过高的问题。这对于笔记本电脑尤其重要。
& }/ W/ i% {3 }& O8 S7 O: w& p, S  8、乱序执行和分枝预测,乱序执行(out-of-order execution)是指CPU采用了允许将多条指令不按程序规定的顺序分开发送给各相电路单元处理的技术,在各单元不按规定顺序执行完指令后还必须由相应电路再将运算结果重新按原来程序指定的指令顺序排列后才能返回程序。这种将各条指令不按顺序拆散后执行的运行方式就叫乱序执行(也有叫错序执行)技术。采用乱序执行技术的目的是为了使CPU内部电路满负荷运转并相应提高了CPU的运行程序的速度。分枝是指程序运行时需要改变的节点。分枝有无条件分枝和有条件分枝,其中无条件分枝只需要CPU按指令顺序执行,而条件分枝则必须根据处理结果再决定程序运行方向是否改变,因此需要“分枝预测”技术处理的是条件分枝。
" U7 L; P& D# {( p1 \' z  9、制造工艺,制造工艺极大地影响CPU的集成度和工作频率,制造工艺越精细,CPU可以达到的频率越高,集成的晶体管就可以更多。目前生产CPU主要采用CMOS技术。CMOS是英语“互补金属氧化物半导体”的缩写。采用这种技术生产CPU时过程中采用“光刀”加工各种电路和元器件,并采用金属铝沉淀在硅材料上后用“光刀”刻成导线联接各元器件。现在光刻的精度一般用微米(μm)表示,精度越高表示生产工艺越先进。第一代奔腾 CPU的制造工艺是0.35微米, 最高达到266Mhz的频率,PII和赛扬是0.25微米,频率最高达到450Mhz。铜矿核心的奔腾Ⅲ制造工艺缩小到了0.18微米,最高频率达到1.13Ghz。最新Northwood核心的奔腾4 CPU制造工艺达到0.13微米,目前频率已经达到2.4Ghz,估计达到3Ghz也没有问题。在明年,Intel CPU的制造工艺会达到0.09毫米。我们常可以在CPU性能列表上看到“工艺技术”一项,其中有“0.35μm”或“0.25μm”等,这些同样是为了说明CPU技术先进程度。一般来说“工艺技术”中的数据越小表明CPU生产技术越先进。1 h8 A9 q* ]0 `$ S; n' B
10、分枝预测和推测执行技术8 U% e* q2 s) c- T1 K
??分枝预测(branch prediction)和推测执行(speculation execution)是CPU动态执行技术中的主要内容,动态执行是目前CPU主要采用的先进技术之一。采用分枝预测和动态执行的主要目的是为了提高CPU的运算速度。推测执行是依托于分枝预测基础上的,在分枝预测程序是否分枝后所进行的处理也就是推测执行。由于程序中的条件分枝是根据程序指令在流水线处理后结果再执行的,所以当CPU等待指令结果时,流水线的前级电路也处于空闲状态等待分枝指令,这样必然出现时钟周期的浪费。如果CPU能在前条指令结果出来之前就能预测到分枝是否转移,那么就可以提前执行相应的指令,这样就避免了流水线的空闲等待,相应也就提高了CPU的运算速度。但另一方面一旦前指令结果出来后证明分枝预测错误,那么就必须将已经装入流水线执行的指令和结果全部清除,然后再装入正确指令重新处理,这样就比不进行分枝预测等待结果后再执行新指令还慢了。
  i8 D- _' `; b11、指令特殊扩展技术- y9 k6 g) d7 o% q
??“扩展指令”或“特殊扩展”是指该CPU是否具有对X86指令集进行指令扩展而言。扩展指令中最早出现的是Intel公司自己的“MMX”,其次是AMD公司的“3D Now!”,最后是最近的Pentium Ⅲ中的“SSE”。
7 r9 ~! ~. \5 ]# |12、CPU的位和字长
$ s: {& U% ^4 u" ~  位:在数字电路和电脑技术中采用二进制,代码只有“0”和“1”,其中无论是“0”或是“1”在CPU中都是一“位”。
) z% K( B: B  Q: d# M  字长:电脑技术中对CPU在单位时间内(同一时间)能一次处理的二进制数的位数叫字长。所以能处理字长为8位数据的CPU通常就叫8位的CPU。同理32位的CPU就能在单位时间内处理字长为32位的二进制数据。通常就将8位二进制数称为一个字节。字节的长度是固定的,而字长的长度是不固定的,对于不同的CPU,字长的长度也不一样。8位的CPU一次只能处理一个字节,而32位的CPU一次就能处理4个字节,同理字长为64位的CPU一次可以处理8个字节。+ n) l$ |6 n: t: F/ }% H9 a) g
13、CPU外频* P* Y( n( K6 B; Q
??CPU外频也就是常见特性表中所列的CPU总线频率,是由主板为CPU提供的基准时钟频率,而CPU的工作主频则按倍频系数乘以外频而来。在Pentium时代,CPU的外频一般是60/66MHz,从Pentium Ⅱ 350开始,CPU外频提高到100MHz。由于正常情况下CPU总线频率和内存总线频率相同,所以当CPU外频提高后,与内存之间的交换速度也相应得到了提高,对提高电脑整体运行速度影响较大。4 z) J8 C7 Z% I* v$ ]* Y

* a* j4 C' ~3 z+ ?5 c三、其他术语
, s/ [& E4 V6 |# J1、扩展总线速度; E) P. f/ T5 K5 d
  英文全称Expansion-Bus Speed。扩展总线指的是它装在微机系统上的局部总线,如PCI总线,开电脑时会看到一些插槽般的东西,这些就是扩展槽,而扩展总线就是CPU联系这些外部设备的桥梁。 3 U+ N+ Z" k# Y0 u
2、地址总线宽度 4 g2 n( U% K0 ^7 E+ b
  地址总线宽度决定了CPU以可访问的物理地址空间,简单地说就是CPU到底能够使用多大容量的内存。这当然也与主板芯片组有关,如Intel 815E/EP支持SD到512MB,845D/845E/845G/GL支持DDR到2G-3G。
3 a& }4 H0 c' B( l6 x3、数据总线速度
9 N1 [. [' W4 f5 s1 }& _4 {3 v  数据总线负责整个系统的数据流量的大小,而数据总线宽度则决定了CPU与二级高速缓存、内存以及输入/输出设备之间一次数据传输的信息量。
" d8 g, C! `: R% a4、动态处理
2 S2 G, P, I) u  动态处理是主用在高能奔腾处理器中的新技术,创造性地把三项专为提高处理器对数据的操作效率而设计的技术融合在一起。这三项技术是多路分流预测、数据流量分析和猜测执行。动态处理并不是简单执行一串指令,而是通过操作为提高处理器的工作效率。 0 M2 g! M  [7 P
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友
收藏收藏 分享分享 顶 踩 转发到微博

该用户从未签到

2
 楼主| 发表于 2003-3-29 22:22:00 | 显示全部楼层
我看了前几条就开始头晕了,还分得清楚撒,呵呵

本版积分规则

关闭

下沙大学生网推荐上一条 /1 下一条

快速回复 返回顶部 返回列表